匹配壓電石英晶振外圍負載電容設計!
很多初級設計師在設計線路的過程中都不知道怎么設計外圍的負載電容值,其實外圍的電容值匹配并沒有那么復雜,只用符合IC的情況下設計一般比較通用的負載就可以了,很多的IC廠商在IC匹配清單中,就有明確標注使用多少的負載電容。當然如果是匹配設計有錯的話,會導致晶振不起振,或者是晶振頻率不穩定等問題出現,以下我們來了解一下晶振與電容這兩者之間到底需要如何匹配!
壓電石英晶振在晶片制作的過程中就有考慮到如何根據外圍指定的負載電容來調整頻差,因此在使用時所加給晶體的電容與之匹配才能達到所要求的頻率精度。在實際使用時的線路如圖一所示。
晶振在工作中所接實際電容:CL=C1*C2/(C1+C2)+CIC+CPBC,即不僅受電容C1和C2影響,還要考慮芯片管腳電容和線路板分布電容。一般在理論推算時根據C1*C2/(C1+C2)計算出來的結果加上3~5PF即可。
電容的作用有協助晶振起振與穩定振蕩的作用。一般頻率高的會用較低的電容、頻率低的會用較高的電容。在要求不高的情況下可不考慮雜散電容,取兩個電容量值相等,與晶體負載電容匹配即可,一般是可以滿足振蕩條件的。但要求較高的則必須得考慮,根據C1和C2算出的結果再加上雜散電容。若想在加電時加快晶體起振,可使C2值大于C1值。但在匹配這兩個電容值時要慎重選取,因為反向器的電壓反饋是靠C2的,假設C2過大,反饋電壓過低,這樣不穩定,假設C2過小,反饋電壓過高,儲存能量過少,容易受外界干擾。C1的作用對C2恰好相反。
兩個電容值不相等或相等,隨電容精度或變化相同條件下,對頻率的影響不一樣,不相等時頻率變化會稍大一些。另外不同頻率點晶體在設計時C0值不易過大,即電極尺寸要小一些,否則電容對頻率的影響更靈敏。
在晶振使用過程中,不同的使用條件,即在不同設計線路中使用,由于IC管腳電容和線路板分布電容不同,盡管晶振是一樣的,所配電容C1和C2也相同,但振蕩頻率是不一樣的,頻率與負載電容之間的關系如圖二。
從圖中看出,實際負載電容與頻率是反比關系,即頻率隨負載電容的增大而降低,反之而升高。使用時要得慎重。當然如果是成熟的IC或者成熟的產品,我們完全可以按照IC生產商在資料中所標注負載來直接匹配,或者也可以根據插件晶振或者是貼片晶振的負載來算出它的外圍負載要求。注:如有設計上的難題或者需求資料請聯系0755-27876565億金電子技術部!
相關資訊
- [2025-01-06]輕松管理EMI-泰藝電子低EMI晶振(SX與...
- [2025-01-06]用于 PCIe 6.0/5.0 汽車應用的低功耗...
- [2024-12-18]Q-Tech宣布推出AXTAL GHz系列全系列
- [2024-12-07]Silicon Labs 在 ESG 方面取得卓越成...
- [2024-12-05]高頻和低抖動的 SPXO SG2016CBN,SG25...
- [2024-12-04]Statek推出 ULPXO 超低功耗晶體振蕩器...
- [2024-12-04]JT21GL(E)和JT11GL(E)是Jauch頻率產品...
- [2024-11-28]Endura 低相位噪聲 Super-TCXO